#no fpu options passed, we expect dotprod to imply simd+fp
#as: -march=armv8.2-a+dotprod
#objdump: -d

.*: +file format .*arm.*

Disassembly of section .text:

.* <.*>:
.*:	fc220d10 	vudot.u8	d0, d2, d0
.*:	fe220d10 	vudot.u8	d0, d2, d0\[0\]
.*:	fc220d18 	vudot.u8	d0, d2, d8
.*:	fe220d18 	vudot.u8	d0, d2, d8\[0\]
.*:	fc220d1f 	vudot.u8	d0, d2, d15
.*:	fe220d1f 	vudot.u8	d0, d2, d15\[0\]
.*:	fc2f0d10 	vudot.u8	d0, d15, d0
.*:	fe2f0d10 	vudot.u8	d0, d15, d0\[0\]
.*:	fc2f0d18 	vudot.u8	d0, d15, d8
.*:	fe2f0d18 	vudot.u8	d0, d15, d8\[0\]
.*:	fc2f0d1f 	vudot.u8	d0, d15, d15
.*:	fe2f0d1f 	vudot.u8	d0, d15, d15\[0\]
.*:	fc2e0d90 	vudot.u8	d0, d30, d0
.*:	fe2e0d90 	vudot.u8	d0, d30, d0\[0\]
.*:	fc2e0d98 	vudot.u8	d0, d30, d8
.*:	fe2e0d98 	vudot.u8	d0, d30, d8\[0\]
.*:	fc2e0d9f 	vudot.u8	d0, d30, d15
.*:	fe2e0d9f 	vudot.u8	d0, d30, d15\[0\]
.*:	fc227d10 	vudot.u8	d7, d2, d0
.*:	fe227d10 	vudot.u8	d7, d2, d0\[0\]
.*:	fc227d18 	vudot.u8	d7, d2, d8
.*:	fe227d18 	vudot.u8	d7, d2, d8\[0\]
.*:	fc227d1f 	vudot.u8	d7, d2, d15
.*:	fe227d1f 	vudot.u8	d7, d2, d15\[0\]
.*:	fc2f7d10 	vudot.u8	d7, d15, d0
.*:	fe2f7d10 	vudot.u8	d7, d15, d0\[0\]
.*:	fc2f7d18 	vudot.u8	d7, d15, d8
.*:	fe2f7d18 	vudot.u8	d7, d15, d8\[0\]
.*:	fc2f7d1f 	vudot.u8	d7, d15, d15
.*:	fe2f7d1f 	vudot.u8	d7, d15, d15\[0\]
.*:	fc2e7d90 	vudot.u8	d7, d30, d0
.*:	fe2e7d90 	vudot.u8	d7, d30, d0\[0\]
.*:	fc2e7d98 	vudot.u8	d7, d30, d8
.*:	fe2e7d98 	vudot.u8	d7, d30, d8\[0\]
.*:	fc2e7d9f 	vudot.u8	d7, d30, d15
.*:	fe2e7d9f 	vudot.u8	d7, d30, d15\[0\]
.*:	fc620d10 	vudot.u8	d16, d2, d0
.*:	fe620d10 	vudot.u8	d16, d2, d0\[0\]
.*:	fc620d18 	vudot.u8	d16, d2, d8
.*:	fe620d18 	vudot.u8	d16, d2, d8\[0\]
.*:	fc620d1f 	vudot.u8	d16, d2, d15
.*:	fe620d1f 	vudot.u8	d16, d2, d15\[0\]
.*:	fc6f0d10 	vudot.u8	d16, d15, d0
.*:	fe6f0d10 	vudot.u8	d16, d15, d0\[0\]
.*:	fc6f0d18 	vudot.u8	d16, d15, d8
.*:	fe6f0d18 	vudot.u8	d16, d15, d8\[0\]
.*:	fc6f0d1f 	vudot.u8	d16, d15, d15
.*:	fe6f0d1f 	vudot.u8	d16, d15, d15\[0\]
.*:	fc6e0d90 	vudot.u8	d16, d30, d0
.*:	fe6e0d90 	vudot.u8	d16, d30, d0\[0\]
.*:	fc6e0d98 	vudot.u8	d16, d30, d8
.*:	fe6e0d98 	vudot.u8	d16, d30, d8\[0\]
.*:	fc6e0d9f 	vudot.u8	d16, d30, d15
.*:	fe6e0d9f 	vudot.u8	d16, d30, d15\[0\]
.*:	fc62fd10 	vudot.u8	d31, d2, d0
.*:	fe62fd10 	vudot.u8	d31, d2, d0\[0\]
.*:	fc62fd18 	vudot.u8	d31, d2, d8
.*:	fe62fd18 	vudot.u8	d31, d2, d8\[0\]
.*:	fc62fd1f 	vudot.u8	d31, d2, d15
.*:	fe62fd1f 	vudot.u8	d31, d2, d15\[0\]
.*:	fc6ffd10 	vudot.u8	d31, d15, d0
.*:	fe6ffd10 	vudot.u8	d31, d15, d0\[0\]
.*:	fc6ffd18 	vudot.u8	d31, d15, d8
.*:	fe6ffd18 	vudot.u8	d31, d15, d8\[0\]
.*:	fc6ffd1f 	vudot.u8	d31, d15, d15
.*:	fe6ffd1f 	vudot.u8	d31, d15, d15\[0\]
.*:	fc6efd90 	vudot.u8	d31, d30, d0
.*:	fe6efd90 	vudot.u8	d31, d30, d0\[0\]
.*:	fc6efd98 	vudot.u8	d31, d30, d8
.*:	fe6efd98 	vudot.u8	d31, d30, d8\[0\]
.*:	fc6efd9f 	vudot.u8	d31, d30, d15
.*:	fe6efd9f 	vudot.u8	d31, d30, d15\[0\]
.*:	fc220d00 	vsdot.s8	d0, d2, d0
.*:	fe220d00 	vsdot.s8	d0, d2, d0\[0\]
.*:	fc220d08 	vsdot.s8	d0, d2, d8
.*:	fe220d08 	vsdot.s8	d0, d2, d8\[0\]
.*:	fc220d0f 	vsdot.s8	d0, d2, d15
.*:	fe220d0f 	vsdot.s8	d0, d2, d15\[0\]
.*:	fc2f0d00 	vsdot.s8	d0, d15, d0
.*:	fe2f0d00 	vsdot.s8	d0, d15, d0\[0\]
.*:	fc2f0d08 	vsdot.s8	d0, d15, d8
.*:	fe2f0d08 	vsdot.s8	d0, d15, d8\[0\]
.*:	fc2f0d0f 	vsdot.s8	d0, d15, d15
.*:	fe2f0d0f 	vsdot.s8	d0, d15, d15\[0\]
.*:	fc2e0d80 	vsdot.s8	d0, d30, d0
.*:	fe2e0d80 	vsdot.s8	d0, d30, d0\[0\]
.*:	fc2e0d88 	vsdot.s8	d0, d30, d8
.*:	fe2e0d88 	vsdot.s8	d0, d30, d8\[0\]
.*:	fc2e0d8f 	vsdot.s8	d0, d30, d15
.*:	fe2e0d8f 	vsdot.s8	d0, d30, d15\[0\]
.*:	fc227d00 	vsdot.s8	d7, d2, d0
.*:	fe227d00 	vsdot.s8	d7, d2, d0\[0\]
.*:	fc227d08 	vsdot.s8	d7, d2, d8
.*:	fe227d08 	vsdot.s8	d7, d2, d8\[0\]
.*:	fc227d0f 	vsdot.s8	d7, d2, d15
.*:	fe227d0f 	vsdot.s8	d7, d2, d15\[0\]
.*:	fc2f7d00 	vsdot.s8	d7, d15, d0
.*:	fe2f7d00 	vsdot.s8	d7, d15, d0\[0\]
.*:	fc2f7d08 	vsdot.s8	d7, d15, d8
.*:	fe2f7d08 	vsdot.s8	d7, d15, d8\[0\]
.*:	fc2f7d0f 	vsdot.s8	d7, d15, d15
.*:	fe2f7d0f 	vsdot.s8	d7, d15, d15\[0\]
.*:	fc2e7d80 	vsdot.s8	d7, d30, d0
.*:	fe2e7d80 	vsdot.s8	d7, d30, d0\[0\]
.*:	fc2e7d88 	vsdot.s8	d7, d30, d8
.*:	fe2e7d88 	vsdot.s8	d7, d30, d8\[0\]
.*:	fc2e7d8f 	vsdot.s8	d7, d30, d15
.*:	fe2e7d8f 	vsdot.s8	d7, d30, d15\[0\]
.*:	fc620d00 	vsdot.s8	d16, d2, d0
.*:	fe620d00 	vsdot.s8	d16, d2, d0\[0\]
.*:	fc620d08 	vsdot.s8	d16, d2, d8
.*:	fe620d08 	vsdot.s8	d16, d2, d8\[0\]
.*:	fc620d0f 	vsdot.s8	d16, d2, d15
.*:	fe620d0f 	vsdot.s8	d16, d2, d15\[0\]
.*:	fc6f0d00 	vsdot.s8	d16, d15, d0
.*:	fe6f0d00 	vsdot.s8	d16, d15, d0\[0\]
.*:	fc6f0d08 	vsdot.s8	d16, d15, d8
.*:	fe6f0d08 	vsdot.s8	d16, d15, d8\[0\]
.*:	fc6f0d0f 	vsdot.s8	d16, d15, d15
.*:	fe6f0d0f 	vsdot.s8	d16, d15, d15\[0\]
.*:	fc6e0d80 	vsdot.s8	d16, d30, d0
.*:	fe6e0d80 	vsdot.s8	d16, d30, d0\[0\]
.*:	fc6e0d88 	vsdot.s8	d16, d30, d8
.*:	fe6e0d88 	vsdot.s8	d16, d30, d8\[0\]
.*:	fc6e0d8f 	vsdot.s8	d16, d30, d15
.*:	fe6e0d8f 	vsdot.s8	d16, d30, d15\[0\]
.*:	fc62fd00 	vsdot.s8	d31, d2, d0
.*:	fe62fd00 	vsdot.s8	d31, d2, d0\[0\]
.*:	fc62fd08 	vsdot.s8	d31, d2, d8
.*:	fe62fd08 	vsdot.s8	d31, d2, d8\[0\]
.*:	fc62fd0f 	vsdot.s8	d31, d2, d15
.*:	fe62fd0f 	vsdot.s8	d31, d2, d15\[0\]
.*:	fc6ffd00 	vsdot.s8	d31, d15, d0
.*:	fe6ffd00 	vsdot.s8	d31, d15, d0\[0\]
.*:	fc6ffd08 	vsdot.s8	d31, d15, d8
.*:	fe6ffd08 	vsdot.s8	d31, d15, d8\[0\]
.*:	fc6ffd0f 	vsdot.s8	d31, d15, d15
.*:	fe6ffd0f 	vsdot.s8	d31, d15, d15\[0\]
.*:	fc6efd80 	vsdot.s8	d31, d30, d0
.*:	fe6efd80 	vsdot.s8	d31, d30, d0\[0\]
.*:	fc6efd88 	vsdot.s8	d31, d30, d8
.*:	fe6efd88 	vsdot.s8	d31, d30, d8\[0\]
.*:	fc6efd8f 	vsdot.s8	d31, d30, d15
.*:	fe6efd8f 	vsdot.s8	d31, d30, d15\[0\]
.*:	fc240d50 	vudot.u8	q0, q2, q0
.*:	fe240d70 	vudot.u8	q0, q2, d0\[1\]
.*:	fc240d5e 	vudot.u8	q0, q2, q7
.*:	fe240d77 	vudot.u8	q0, q2, d7\[1\]
.*:	fc240d7e 	vudot.u8	q0, q2, q15
.*:	fe240d7f 	vudot.u8	q0, q2, d15\[1\]
.*:	fc260d50 	vudot.u8	q0, q3, q0
.*:	fe260d70 	vudot.u8	q0, q3, d0\[1\]
.*:	fc260d5e 	vudot.u8	q0, q3, q7
.*:	fe260d77 	vudot.u8	q0, q3, d7\[1\]
.*:	fc260d7e 	vudot.u8	q0, q3, q15
.*:	fe260d7f 	vudot.u8	q0, q3, d15\[1\]
.*:	fc2c0dd0 	vudot.u8	q0, q14, q0
.*:	fe2c0df0 	vudot.u8	q0, q14, d0\[1\]
.*:	fc2c0dde 	vudot.u8	q0, q14, q7
.*:	fe2c0df7 	vudot.u8	q0, q14, d7\[1\]
.*:	fc2c0dfe 	vudot.u8	q0, q14, q15
.*:	fe2c0dff 	vudot.u8	q0, q14, d15\[1\]
.*:	fc242d50 	vudot.u8	q1, q2, q0
.*:	fe242d70 	vudot.u8	q1, q2, d0\[1\]
.*:	fc242d5e 	vudot.u8	q1, q2, q7
.*:	fe242d77 	vudot.u8	q1, q2, d7\[1\]
.*:	fc242d7e 	vudot.u8	q1, q2, q15
.*:	fe242d7f 	vudot.u8	q1, q2, d15\[1\]
.*:	fc262d50 	vudot.u8	q1, q3, q0
.*:	fe262d70 	vudot.u8	q1, q3, d0\[1\]
.*:	fc262d5e 	vudot.u8	q1, q3, q7
.*:	fe262d77 	vudot.u8	q1, q3, d7\[1\]
.*:	fc262d7e 	vudot.u8	q1, q3, q15
.*:	fe262d7f 	vudot.u8	q1, q3, d15\[1\]
.*:	fc2c2dd0 	vudot.u8	q1, q14, q0
.*:	fe2c2df0 	vudot.u8	q1, q14, d0\[1\]
.*:	fc2c2dde 	vudot.u8	q1, q14, q7
.*:	fe2c2df7 	vudot.u8	q1, q14, d7\[1\]
.*:	fc2c2dfe 	vudot.u8	q1, q14, q15
.*:	fe2c2dff 	vudot.u8	q1, q14, d15\[1\]
.*:	fc24cd50 	vudot.u8	q6, q2, q0
.*:	fe24cd70 	vudot.u8	q6, q2, d0\[1\]
.*:	fc24cd5e 	vudot.u8	q6, q2, q7
.*:	fe24cd77 	vudot.u8	q6, q2, d7\[1\]
.*:	fc24cd7e 	vudot.u8	q6, q2, q15
.*:	fe24cd7f 	vudot.u8	q6, q2, d15\[1\]
.*:	fc26cd50 	vudot.u8	q6, q3, q0
.*:	fe26cd70 	vudot.u8	q6, q3, d0\[1\]
.*:	fc26cd5e 	vudot.u8	q6, q3, q7
.*:	fe26cd77 	vudot.u8	q6, q3, d7\[1\]
.*:	fc26cd7e 	vudot.u8	q6, q3, q15
.*:	fe26cd7f 	vudot.u8	q6, q3, d15\[1\]
.*:	fc2ccdd0 	vudot.u8	q6, q14, q0
.*:	fe2ccdf0 	vudot.u8	q6, q14, d0\[1\]
.*:	fc2ccdde 	vudot.u8	q6, q14, q7
.*:	fe2ccdf7 	vudot.u8	q6, q14, d7\[1\]
.*:	fc2ccdfe 	vudot.u8	q6, q14, q15
.*:	fe2ccdff 	vudot.u8	q6, q14, d15\[1\]
.*:	fc64ad50 	vudot.u8	q13, q2, q0
.*:	fe64ad70 	vudot.u8	q13, q2, d0\[1\]
.*:	fc64ad5e 	vudot.u8	q13, q2, q7
.*:	fe64ad77 	vudot.u8	q13, q2, d7\[1\]
.*:	fc64ad7e 	vudot.u8	q13, q2, q15
.*:	fe64ad7f 	vudot.u8	q13, q2, d15\[1\]
.*:	fc66ad50 	vudot.u8	q13, q3, q0
.*:	fe66ad70 	vudot.u8	q13, q3, d0\[1\]
.*:	fc66ad5e 	vudot.u8	q13, q3, q7
.*:	fe66ad77 	vudot.u8	q13, q3, d7\[1\]
.*:	fc66ad7e 	vudot.u8	q13, q3, q15
.*:	fe66ad7f 	vudot.u8	q13, q3, d15\[1\]
.*:	fc6cadd0 	vudot.u8	q13, q14, q0
.*:	fe6cadf0 	vudot.u8	q13, q14, d0\[1\]
.*:	fc6cadde 	vudot.u8	q13, q14, q7
.*:	fe6cadf7 	vudot.u8	q13, q14, d7\[1\]
.*:	fc6cadfe 	vudot.u8	q13, q14, q15
.*:	fe6cadff 	vudot.u8	q13, q14, d15\[1\]
.*:	fc240d40 	vsdot.s8	q0, q2, q0
.*:	fe240d60 	vsdot.s8	q0, q2, d0\[1\]
.*:	fc240d4e 	vsdot.s8	q0, q2, q7
.*:	fe240d67 	vsdot.s8	q0, q2, d7\[1\]
.*:	fc240d6e 	vsdot.s8	q0, q2, q15
.*:	fe240d6f 	vsdot.s8	q0, q2, d15\[1\]
.*:	fc260d40 	vsdot.s8	q0, q3, q0
.*:	fe260d60 	vsdot.s8	q0, q3, d0\[1\]
.*:	fc260d4e 	vsdot.s8	q0, q3, q7
.*:	fe260d67 	vsdot.s8	q0, q3, d7\[1\]
.*:	fc260d6e 	vsdot.s8	q0, q3, q15
.*:	fe260d6f 	vsdot.s8	q0, q3, d15\[1\]
.*:	fc2c0dc0 	vsdot.s8	q0, q14, q0
.*:	fe2c0de0 	vsdot.s8	q0, q14, d0\[1\]
.*:	fc2c0dce 	vsdot.s8	q0, q14, q7
.*:	fe2c0de7 	vsdot.s8	q0, q14, d7\[1\]
.*:	fc2c0dee 	vsdot.s8	q0, q14, q15
.*:	fe2c0def 	vsdot.s8	q0, q14, d15\[1\]
.*:	fc242d40 	vsdot.s8	q1, q2, q0
.*:	fe242d60 	vsdot.s8	q1, q2, d0\[1\]
.*:	fc242d4e 	vsdot.s8	q1, q2, q7
.*:	fe242d67 	vsdot.s8	q1, q2, d7\[1\]
.*:	fc242d6e 	vsdot.s8	q1, q2, q15
.*:	fe242d6f 	vsdot.s8	q1, q2, d15\[1\]
.*:	fc262d40 	vsdot.s8	q1, q3, q0
.*:	fe262d60 	vsdot.s8	q1, q3, d0\[1\]
.*:	fc262d4e 	vsdot.s8	q1, q3, q7
.*:	fe262d67 	vsdot.s8	q1, q3, d7\[1\]
.*:	fc262d6e 	vsdot.s8	q1, q3, q15
.*:	fe262d6f 	vsdot.s8	q1, q3, d15\[1\]
.*:	fc2c2dc0 	vsdot.s8	q1, q14, q0
.*:	fe2c2de0 	vsdot.s8	q1, q14, d0\[1\]
.*:	fc2c2dce 	vsdot.s8	q1, q14, q7
.*:	fe2c2de7 	vsdot.s8	q1, q14, d7\[1\]
.*:	fc2c2dee 	vsdot.s8	q1, q14, q15
.*:	fe2c2def 	vsdot.s8	q1, q14, d15\[1\]
.*:	fc24cd40 	vsdot.s8	q6, q2, q0
.*:	fe24cd60 	vsdot.s8	q6, q2, d0\[1\]
.*:	fc24cd4e 	vsdot.s8	q6, q2, q7
.*:	fe24cd67 	vsdot.s8	q6, q2, d7\[1\]
.*:	fc24cd6e 	vsdot.s8	q6, q2, q15
.*:	fe24cd6f 	vsdot.s8	q6, q2, d15\[1\]
.*:	fc26cd40 	vsdot.s8	q6, q3, q0
.*:	fe26cd60 	vsdot.s8	q6, q3, d0\[1\]
.*:	fc26cd4e 	vsdot.s8	q6, q3, q7
.*:	fe26cd67 	vsdot.s8	q6, q3, d7\[1\]
.*:	fc26cd6e 	vsdot.s8	q6, q3, q15
.*:	fe26cd6f 	vsdot.s8	q6, q3, d15\[1\]
.*:	fc2ccdc0 	vsdot.s8	q6, q14, q0
.*:	fe2ccde0 	vsdot.s8	q6, q14, d0\[1\]
.*:	fc2ccdce 	vsdot.s8	q6, q14, q7
.*:	fe2ccde7 	vsdot.s8	q6, q14, d7\[1\]
.*:	fc2ccdee 	vsdot.s8	q6, q14, q15
.*:	fe2ccdef 	vsdot.s8	q6, q14, d15\[1\]
.*:	fc64ad40 	vsdot.s8	q13, q2, q0
.*:	fe64ad60 	vsdot.s8	q13, q2, d0\[1\]
.*:	fc64ad4e 	vsdot.s8	q13, q2, q7
.*:	fe64ad67 	vsdot.s8	q13, q2, d7\[1\]
.*:	fc64ad6e 	vsdot.s8	q13, q2, q15
.*:	fe64ad6f 	vsdot.s8	q13, q2, d15\[1\]
.*:	fc66ad40 	vsdot.s8	q13, q3, q0
.*:	fe66ad60 	vsdot.s8	q13, q3, d0\[1\]
.*:	fc66ad4e 	vsdot.s8	q13, q3, q7
.*:	fe66ad67 	vsdot.s8	q13, q3, d7\[1\]
.*:	fc66ad6e 	vsdot.s8	q13, q3, q15
.*:	fe66ad6f 	vsdot.s8	q13, q3, d15\[1\]
.*:	fc6cadc0 	vsdot.s8	q13, q14, q0
.*:	fe6cade0 	vsdot.s8	q13, q14, d0\[1\]
.*:	fc6cadce 	vsdot.s8	q13, q14, q7
.*:	fe6cade7 	vsdot.s8	q13, q14, d7\[1\]
.*:	fc6cadee 	vsdot.s8	q13, q14, q15
.*:	fe6cadef 	vsdot.s8	q13, q14, d15\[1\]
